سلام.
ایراد مربوط به رفتار خروجی مربوط به کدتون هست. یک نمونه کد مقسم کلاک به زبان VHDL در لینک زیر هست که میتونید از اون الگو بگیرید:
https://www.codeproj...vider-with-VHDL
خطا در ورود به محیط شبیه سازی
آغاز شده توسط
mirzaagha
, Apr 03 2017 12:41 PM
22 پاسخ برای این موضوع
0 کاربر در حال خواندن این موضوع است
0 کاربر، 0 مهمان و 0 عضو مخفی
