پرش به


تصویر

Clocking Wizard IP core

IPcore clocking wizard

  • لطفا وارد حساب کاربری خود شوید تا بتوانید پاسخ دهید
10 پاسخ برای این موضوع

#1 Molaei

Molaei

    newbie

  • کاربر عادی
  • ستاره
  • 7 ارسال

ارسالی 11 October 2017 - 07:16 PM

سلام دوستان

توی خیلی از پروژهاتون از این Clocking Wizard استفاده فرمودید!

اما . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

وقتی می خواهم توی یه پروژه ی خالی خالی استفاده کنم با این خطا مواجعه می شوم

این متن زیر تو قسمت Console نمایش میده:

Qt: Untested Windows version 6.2 detected!
INFO:sim:172 - Generating IP...
Resolving generics for 'clocking'...
Applying external generics to 'clocking'...
WARNING:coreutil - Failed to generate file: core_v
       invoked from within
   "deliverEJava $componentName GenerationOptions $TopLevel"
       (procedure "components::clocking::generate" line 36)
       invoked from within
   "components::${componentName}::generate"
       (procedure "::xilinx::sim::generation::generateCore3rdParty" line 125)
       invoked from within
   "::xilinx::sim::generation::generateCore3rdParty
   $parameters(componentInstanceID)"
       (procedure "main" line 25)
       invoked from within
   "main $argc $argv"
       invoked from within
   "return [main $argc $argv]"
       (file
   "C:\Xilinx\14.7\ISE_DS\ISE\coregen\ip\xilinx\primary\com\xilinx\ip\clk_wiz_v3
ERROR:sim - Unable to evaluate Tcl file:
   C:\Xilinx\14.7\ISE_DS\ISE\coregen\ip\xilinx\primary\com\xilinx\ip\clk_wiz_v3_
   6\generate\run_legacy_tcl_flow.tcl
ERROR:sim - Failed executing Tcl generator.
ERROR:sim - Failed to generate 'clocking'.  Failed executing Tcl generator.

   _6\generate\run_legacy_tcl_flow.tcl" line 47)Wrote CGP file for project 'clocking'.
Core Generator create command failed.

این متن رو توی قسمت Errors نمایش میده:

 

​ERROR:sim - Unable to evaluate Tcl file:
   C:\Xilinx\14.7\ISE_DS\ISE\coregen\ip\xilinx\primary\com\xilinx\ip\clk_wiz_v3_
   6\generate\run_legacy_tcl_flow.tcl
ERROR:sim - Failed executing Tcl generator.
ERROR:sim - Failed to generate 'clocking'.  Failed executing Tcl generator.

این متن رو توی قسمت Warning نمایش میده:

 

​WARNING:coreutil - Failed to generate file: core_v

 

هم اکنون به یاری شما محتاجیم . . . . . . . . . . . . . . . . . . .



#2 mahmoud

mahmoud

    Administrator

  • مدیریت انجمن
  • 100 ارسال

ارسالی 13 October 2017 - 05:15 AM

سلام.
امکانش هست پروژه را جایی آپلود کنید تا بررسی بشه؟



#3 Molaei

Molaei

    newbie

  • کاربر عادی
  • ستاره
  • 7 ارسال

ارسالی 13 October 2017 - 07:25 AM

سلام

تو یه پروژه خالی که هیچ چیزی نیست خواستم این IPCore اضافه کنم و که بعد براش testbench بنویسم و یاد بگیرم ازش بعدا درست استفاده کنم!



#4 mahmoud

mahmoud

    Administrator

  • مدیریت انجمن
  • 100 ارسال

ارسالی 14 October 2017 - 04:33 AM

من امتحان کردم مشکلی نبود!
پروژه ی نمونه ش را در لینک زیر آپلود کردم:

http://s8.picofile.c...m_test.zip.html


  • Molaei این پست را پسندیده است

#5 Molaei

Molaei

    newbie

  • کاربر عادی
  • ستاره
  • 7 ارسال

ارسالی 14 October 2017 - 08:50 AM

ممنون، متاسفانه وقتی خواستم پروژه ای که شما فرستادید باز ویرایش کنم مثلا یه خروجی 12MHz اضافه کنم با این خطا رو به رو شدم به نظرم مشکل از کرک یا نرم افزارم نظر شما چیه؟

 

   _6\generate\run_legacy_tcl_flow.tcl" line 47)ERROR:sim - Unable to evaluate Tcl file:
ERROR:sim - Failed executing Tcl generator.
ERROR:sim - Failed to generate 'clkgen'.  Failed executing Tcl generator.

 

امکانش هست یه کرک خوب از نسخه 14.7 رو قرار بدهید.



#6 mahmoud

mahmoud

    Administrator

  • مدیریت انجمن
  • 100 ارسال

ارسالی 14 October 2017 - 10:27 AM

نه این مشکل ربطی به کرک نداره و اصلا ISE نیازی به کرک نداره.

توی مسیری که پروژه را قرار دادید نباید در اسم پوشه ها "فاصله" وجود داشته باشه. شاید مشکل مال این باشه.


  • Molaei این پست را پسندیده است

#7 Molaei

Molaei

    newbie

  • کاربر عادی
  • ستاره
  • 7 ارسال

ارسالی 14 October 2017 - 04:03 PM

بازم تشکر، امتحان کردم همون خطا رو داد!



#8 mahmoud

mahmoud

    Administrator

  • مدیریت انجمن
  • 100 ارسال

ارسالی 14 October 2017 - 05:47 PM

این روش را امتحان کنید ببینید حل میشه یا نه؟

 

  1. Select Project Options -> Generation.
  2. Change the Design Entry option from "VHDL" to "Verilog".
  3. Generate the IP core.

  • Molaei این پست را پسندیده است

#9 Molaei

Molaei

    newbie

  • کاربر عادی
  • ستاره
  • 7 ارسال

ارسالی 15 October 2017 - 07:41 AM

سپاس، بازم همون خطا!



#10 mahmoud

mahmoud

    Administrator

  • مدیریت انجمن
  • 100 ارسال

ارسالی 15 October 2017 - 10:50 AM

عجیبه!
پروژه تون را جایی آپلود کنید تا از نزدیک بررسی کنم.



#11 mahmoud

mahmoud

    Administrator

  • مدیریت انجمن
  • 100 ارسال

ارسالی 12 January 2019 - 10:48 AM

امروز حین کار با سیستمی در محل کار، به این مسئله برخورد کردم. 
علت مشکل و راه حل آن در لینوکس را اینجا توضیح داده:

https://forums.xilin...ght/true#M17672

 

در ویندوز برای حل این مشکل کافی است در مسیر

C:\Xilinx\14.7\ISE_DS\ISE

 

پوشه ی java را به java.old و پوشه‌ی java6 را به java تغییر نام دهید.






0 کاربر در حال خواندن این موضوع است

0 کاربر، 0 مهمان و 0 عضو مخفی