3 پاسخ برای این موضوع

[alijavad]

سلام.در شبیه سازی پروژه اسیلسکوپ به مشکلی برخوردم.این پروژه یک تغییراتی توش ایجاد کردم و شبیه سازی کردم و به miso  با رعایت زمانبندی دیتاشیت تراشه adc ورودی دادم و لی خروجی txd در حالت x است و هیچ خروجی ای نداریم...مجددا برای تاپ ماژول یوآرت تست بنچ نوشتم و ورودی دادم ولی txd که خروجی باشد همان x  را نشان می دهد.. به یک تناقضی برخوردم...تو ماژول uart یکبار پارامتر 

  parameter BAUD_RATE    = 9_600;              // Baud rate
9600 تعریف شده ولی در تاپ ماژول   115200 تعریف شده...

ممکنه مشکل از این باشه؟

 

[mahmoud]

سلام.در شبیه سازی پروژه اسیلسکوپ به مشکلی برخوردم.این پروژه یک تغییراتی توش ایجاد کردم و شبیه سازی کردم و به miso  با رعایت زمانبندی دیتاشیت تراشه adc ورودی دادم و لی خروجی txd در حالت x است و هیچ خروجی ای نداریم...مجددا برای تاپ ماژول یوآرت تست بنچ نوشتم و ورودی دادم ولی txd که خروجی باشد همان x  را نشان می دهد.. به یک تناقضی برخوردم...تو ماژول uart یکبار پارامتر 

  parameter BAUD_RATE    = 9_600;              // Baud rate
9600 تعریف شده ولی در تاپ ماژول   115200 تعریف شده...

ممکنه مشکل از این باشه؟

سلام
نه مشکل این نیست قطعا. اون 9600 مقدار پیش فرض هست که توسط مقداری که از بالا بهش اعمال میشه، تغییر میکنه.
سیگنال x توی شبیه سازی احتمالا ناشی از درست نبودن سیگنال ریست مداره.

[alijavad]

سلام
نه مشکل این نیست قطعا. اون 9600 مقدار پیش فرض هست که توسط مقداری که از بالا بهش اعمال میشه، تغییر میکنه.
سیگنال x توی شبیه سازی احتمالا ناشی از درست نبودن سیگنال ریست مداره.

نه تست کردم مشکل از BAUD_gen هست...یعنی این ماژول سیگنال مورد نیاز ماژول ترانسفر را تولید نمی کند و خروجی اش دائم X...پس این پروژه چطوری تست شده و کار کرده؟!

[alijavad]

سلام
نه مشکل این نیست قطعا. اون 9600 مقدار پیش فرض هست که توسط مقداری که از بالا بهش اعمال میشه، تغییر میکنه.
سیگنال x توی شبیه سازی احتمالا ناشی از درست نبودن سیگنال ریست مداره.

مشکل از ریست مدار هم بوده...متاسفانه بعضی جاها ریست active high هست و بعضی جاها active lo در حالی که یک ورودی ریست در تاپ ماژول داریم و کور کلاک اکتیو لو هست و یکسری ماژول های دیگه اکتیو های.